VACUUM LSI

Pafent Number:

JP11329263

Publication date:

1999-11-30

Inventor(s):

AOKI TAKESHI

Applicant(s):

AOKI TAKESHI

Requested Patent:

JP11329263

Application Number: JP19980172021 19980515

Priority Number(s):

IPC Classification:

H01J21/10; H01J19/78

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To provide an IC(integrated circuit) and an LSI(large scale integrated circuit) which do not depend on a semiconductor substrate such as a silicon wafer, by using an active element for controlling the electrons which more in a vacuum space, i.e., a vacuum element.

SOLUTION: This LSI comprises an insulator substrate, a vacuum element comprising a cathode (negative electrode) 10 of a field emission type cold cathode, a grid (lattice electrode) 9 of a metal electrode, and an anode (positive electrode) 8 of a metal electrode, a resistance comprising a resistant material 11 and both end metals, a capacitor comprising a dielectric 5 and two sheets of metal to sandwich the dielectric 5, and a vacuum sealing cap 1.

Data supplied from the esp@cenet database - 12



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-329263

(43)公開日 平成11年(1999)11月30日

(51) Int.Cl.⁸

酸別配号

FΙ

H 0 1 J 21/10 19/78 H 0 1 J 21/10 19/78

審査請求 未請求 請求項の数3 書面 (全 3 頁)

(21)出願番号

特願平10-172021

(71)出願人 597144152

育木 武

(22)出顧日

平成10年(1998) 5月15日

群馬県太田市丸山町199番地

(72)発明者 青木 武


群馬県太田市丸山町199番地

(54) 【発明の名称】 真空LSI

(57)【要約】

【目的】 本発明は、真空中を移動する電子を制御する 能動素子、すなわち真空素子を用いたため、シリコンウェハ等の半導体基板に依存しないIC(集積回路)とL SI(大規模集積回路)の提供を目的とするものであ る。

【構成】 絶縁体基板と、電界放出型冷陰極であるカソード(陰極)10と金属電極のグリッド(格子極)9と同じく金属電極のアノード(陽極)8とからなる真空素子と、抵抗材料11と両端の金属からなる抵抗と、誘電体5とそれをはさむ2枚の金属からなるコンデンサーと、真空封止キャップ1とからなるものである。



【特許請求の範囲】

【請求項1】 絶縁体基板と、電界放出型冷陰極である カソード(陰極)と金属電極のグリッド(格子極)と同 じく金属電極のアノード(陽極)とからなる真空素子 と、抵抗材料と両端の金属からなる抵抗と、誘電体とそ れをはさむ2枚の金属からなるコンデンサーと、真空封 止キャップとからなるIC(集積回路)およびLSI (大規模集積回路)。

【請求項2】 前記真空素子を平面構造とした請求項1 記載のICおよびLSI。

【請求項3】 のこぎりの刃状の型状をしたカソードを 持つ請求項2記載の [Cおよび L S]。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、真空中を移動する電子 を制御する能動素子、すなわち真空素子を用いたため、 シリコンウェハ等の半導体基板に依存しないLSI(I Cを含む) に関するものである。

[0002]

【従来の技術】従来のLSIは、シリコンウェハの表面 20 付近に個体の中を移動する電子を制御する能動素子、す なわちトランジスタを主に電気回路を作成してたが、電 子の移動速度が真空中を移動する速度に比べて遅いため スイッチング時間に限界があった。シリコンで形成され たLSIでは、安定した動作を保証するための動作温度 が比較的低いため、通電による温度上昇に伴い動作が不 安定になった。また、製造面から言えば、シリコンウェ ハの周辺部は、チップの形状が四角にならないため、必 ず不良品となるので製造コストが高くなった。さらに、 シリコンウェハは、高純度、無欠陥であることが要求さ れ、この高純度シリコン中に拡散、イオン打ち込みなど によって種々の不純物を導入し目的とする機能を持った デバイスを製作したが、その設備は高価なものであっ た。

[0003]

【発明が解決しようとする課題】本発明は、上記問題点 を解決するものであり、シリコンウェハ等の半導体基板 に依存しないICおよびLSIの提供を目的とする。 [0004]

【課題を解決するための手段】本発明は、絶縁体基板7 と、電界放出型冷陰極であるカソード10と金属電極の グリッド9と同じく金属電極のアノード8とからなる真 空素子と、抵抗材料 1 1 と両端の金属からなる抵抗と、 誘電体5とそれをはさむ2枚の金属からなるコンデンサ ーと、真空封止キャップ1とからなるものである。 [0005]

【作用】本発明は、前述の手段を講じたもので、カソー ド10に負、アノード8に正の電圧を印加し、さらにグ リッド9に負、カソード10に正の電圧を印加する。す

から飛び出した電子が、真空中をアノードに向かう。し かし、グリッドの負の電圧のためカソードから飛び出し た電子は、グリッドのすき間を通過することができない ため、アノードまで到達できない。したがって、グリッ ドとアノードの間には、電流が流れないため、真空素子 は、オフ状態である。しかし、グリッドに正の入力があ れば、電子はグリットのすき間を通過して、アノードま で到達できる。カソードからアノードまで電子が移動し たことにより、電流は、アノードからカソードに流れる 10 ため、真空素子はオン状態になる。すなわち、入力がハ イレベルに対して、出力がローレベルとなり、逆に、入 力がローレベルに対して、出力がハイレベルになるので 論理回路のインバーターとして機能する。インバーター の機能があれば、それを組み合わせることによりすべて の論理回路を作成することができる。また、グリッドを 取り去り、アノードとカソードの2極とすると、これ は、ダイオードとして作用する。・

[0006]

【実施例】以下、本発明の実施例を図面にしたがって説 明する。図1は、実施例であって、絶縁体基板7にアノ ード8、グリッド9、カソード10となる金属の電極を 設け、これらの電極を覆い隠すように絶縁体3a、3 b、3c、3dを設ける。絶縁体には、それぞれの電極 の一部が同時に見える一つの窓すなわち真空素子用窓1 4を設ける。また、それぞれの電極に配線を行うための コンタクト孔13a、13b、13c、13dも設け る。金属と金属の間に抵抗材料11をそれぞれの金属と 接触するように設ける。金属と金属の間に誘電体5をは さむようにして設ける。LSIチップを覆うような真空 30 封止キャップ1を設ける。絶縁体基板7は、Al2O3 等のセラミック系を使用するが、他の絶縁材料でも可能 である。カソード10は、電力消費の大きい熱陰極は使 えないので、電界放出型冷陰極を使用する必要がある。 カソードの材料としては、Mo等を使用し形状は、のと ぎりの刃状にして表面積を多くし電子の放出効率を上げ る。グリッド9とアノード8は、他の金属でも可能であ る。絶縁体には、SiO。等を使用する。抵抗材料11 は、Ni-Cr、TaN、タングステン等を用いるが、 他の材料でも可能である。誘電体5は、SiO2等を用 40 いるが、他の材料でも可能である。真空封止キャップ 1 には、A12〇。のセラミックキャップ等を使用し、エ ポキシ樹脂等でシールして真空パッケージする。また、 真空封止キャップ1は、樹脂等の材質でも可能である。 図3のように、基板21にカソード19、Mo針状冷陰 極20、SiO₂ 絶縁膜スペーサ15、金属膜グリッド 18a、18b、SiO2 絶縁膜スペーサ15、金属膜 陽極17と積んで、真空素子を形成する方法もあるが、 配線が立体となり、複雑になる欠点がある。また、真空 素子は個別に真空にするため真空度にばらつきが生じ、 ると、カソードとアノード間の電圧によって、カソード 50 時には、電子放出ができない真空度の真空素子が発生す

る可能性がある。図1の実施例では、真空素子は平面構 造であるため、配線は、立体配線に比較すると容易であ り、また、チップを一括して真空封止するため、素子に よる真空度のばらつきがなくなり動作の安定につなが る。また、製造に関しては、図3のような立体構造より 図1の実施例のような平面構造のほうが工程数が少なく なる。

[0007]

【発明の効果】シリコンウェハ等の半導体基板を使用し ないで、絶縁体基板を使用しているため、高度な製造設 10 8・・・アノード 備が必要なくなる。シリコンウェハのように円形の基板 のために必ず発生する周辺部の不良が、四角い基板を使 用できるため構造上から発生する不良はなくなり、製造 コストを低下させることができる。電子は、シリコン個 体中より真空中を移動する場合のほうが速いので、半導 体トランジスタに比較してスイッチング時間が短くな る。さらに、半導体トランジスタに比較して高い温度で も安定して動作する。真空素子を平面構造にすることに より製造工程を少なくすることができる。さらに、チッ プを一括で真空封止しているため、個々の真空素子のは 20 18a、18b・・・金属膜グリッド らつきがなく動作が安定する。

【図面の簡単な説明】

【図1】本発明の実施例の側面図である。

【図2】本発明の実施例の一部平面図である

*【図3】参孝図(側面図)である。 【符号の説明】

1・・・真空封止キャップ

2a、2b・・・金属配線

3a、3b、3c、3d··· 絶縁体

4・・・真空

5・・・誘電体

6a、6b・・・外部リード

7・・・絶縁体基板

9, 9a, 9b · · · // リッド

10・・・カソード

11・・・抵抗材料

12a、12b・・・シール材

13a、13b、13c、13d・・・コンタクト孔

14・・・真空素子用窓

15 · · · S i O 2 絶縁膜スペーサ

16・・・真空

17・・・金属膜陽極

19・・・カソード

20···Mo針状冷陰極

21 · · · 基板

*

【図1】

【図2】

